@ 公開特許公報(A) 平3-286497

識別配号

庁内整理番号

@公開 平成3年(1991)12月17日

G 11 C 16/06

8522-5L G 11 C 17/00 7514-4M H 01 L 29/78 309 C 371 *

審査請求 未請求 請求項の数 4 (全14頁)

公発明の名称 不揮発性半導体記憶装置

②特 願 平2-82946

四出 顧 平2(1990)3月31日

②発明者岩田 佳久神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合研究所内

個発 明 者 大 内 和 則 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

②発明者 田中 智晴 神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合

研究所内

研究所内

勿出 願 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

ne 144 **1**5

1. 発明の名称

不揮発性半導体記憶装置

2. 侍許請求の範囲

(1) 半導体基板上に電荷蓄接層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の投 受により電気的審替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセルの制御ゲートに所定の消去ベリファイ電位を印加してピット線電流によりデータ消去状態を確認する消去ベリファイ制御回路を有する、

ことを特徴とする不揮発性半導体記憶装置。

(2) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 複数機ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセルの制御ゲートに所定の消去ベリファイ電位を印加してビット線電流によりデータ消去状態を確認する消去ベリファイ制御回路と、

選択されたNANDセル内の選択メモリセルの 制御ゲートに所定の書込みペリファイ電位を印加 してデータ書込み状態を確認する書込みペリファ イ制御回路と、

を有することを特徴とする不採免性半導体記憶装

- (3) 消去ベリファイ制御回路は、所定の動作時間を設定して読出しを行うためのタイマを内蔵することを特徴とする請求項1または2記載の不揮発性半導体記憶装置。
- (4) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の投 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイと、

前記メモリセルアレイのピット線に書込みデータを与えるデータ入力バッファおよびデータラッチ回路と、

前記メモリセルアレイのピット線データを統出 すセンスアンプ回路およびデータ出力バッファと、 前記メモリセルアレイにデータ書込みを行った 後に、書込み状態を確認するための書込みベリファイ まれて配位を顧次選択された制御ゲート線に印し でデータ統出しを行う書込みベリファイ制御回路

前記データラッチ回路とセンスアンブ回路の出力を比較してその結果を一時ラッチする機能を持つデータ比較回路と、

このデータ比較回路の出力により客込み状態を 確認して、客込み不十分のメモリセルに対して再 客き込みを行う手段と、

選択されたNANDセル内の全てのメモリセルの制御ゲートに接地電位を印加してヒット線電流によりそのNANDセル内のメモリセルの消去状態を確認する消去ベリファイ制御回路と、

続され、ソース側はやはり選択ゲートを介してソ ース線 (基準電位配線)に接続される。メモリセ ルの制御ゲートは、行方向に連続的に配設されて ワード線となる。

このNANDセル型EEPROMの動作は次の 通りである。データ書込みの動作は、ビット線か ら最も離れた位置のメモリセルから順に行う。選 択されたメモリセルの制御ゲートには高電圧Vpp (= 20 V 程度) を印加し、それよりピット線側 にあるメモリセルの制御ゲートおよび選択ゲート には中間電位 VippH (-10 V程度) を印加し、 ビット線にはデータに応じてOVまたは中間電位 を与える。ビット線にOVが与えられた時、その 電位は選択メモリセルのドレインまで伝達されて、 ドレインから浮遊ゲートに電子注入が生じる。こ れによりその選択されたメモリセルのしきい値は 正方向にシフトする。この状態をたとえば"1" とする。ピット線に中間電位が与えられたときは 低子注入が起こらず、従ってしきい値は変化せず、 **負に止まる。この状態は"O"である。**

を備えたことを特徴とする不揮発性半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、電気的書替え可能な不揮発性半導体記憶装置(EEPROM)に保り、特にNAN Dセル構成のメモリセルアレイを有するEEPR OMに関する。

(従来の技術)

データ消去は、NANDセル内のすべてのませい内のすべてのすべてのすべた対して同時に行われる。すなわち全まの制御ゲート、選択ゲートをOVとして、p型は状で、p型は仮に高度圧2OVを印加する。これにに対してのメモリセルで浮遊ゲートの電子のかったがしまい値は負方向にシース。

データ読出し動作は、選択されたメモリセルの 制御ゲートをOVとし、それ以外のメモリセルの 制御ゲートおよび選択ゲートを電源電位Vcc(= 5V)として、選択メモリセルで電流が流れるか 否かを検出することにより行われる。

以上の動作説明から明らかなように、NAND セル型EEPROMでは、 書込みおよび たとして作用する。この観点から、 書込みがなされたメモリセルのしきい値気圧には制限が加わる。 たとえば、1 ** 客込みされたメモリセルのしきいが値の好ましい範囲は、 0 . 5 ~ 3 . 5 ∨ 程度となる。 デー タ 込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のばらつきを考慮すると、データ書込み後のしきい値分布はこれより小さい範囲であることが要求される。

込み状態のメモリセルのそれぞれのしきい値を所 定範囲に収めることを可能としたNANDセル型 のEEPROMを提供することを目的とする。

{発明の構成]

(課題を解決するための手段)

本発明は、半導体基板上に電荷書積層と制御ゲートが積層形成され、電荷書積層と基板の間の電荷の投受により電気的書替えを可能としたメモリセルが複数個ずつ直列接続されてNANDセルを構成してマトリクス配列されたメモリセルアマイを有するE/EPROMにおいて、選択されたNANDセル内の全てのメモリセルの制御ゲートに対して確認する消去ペリファイ制御回路を有するとを特徴とする。

本発明はまた、その様なEEPROMにおいて、消去ベリファイ制御回路と共に、選択されたメモリセルの制御ゲートに所定の書込みベリファイ電位を印加してデータ書込み状態を確認する書込みベリファイ制御回路を有することを特徴とする。

値電圧が負方向にある値以上大きくなっていないした、これも問題になる。すなわち。0 きデータ によせいのしきい 値は、これによか 変化しまで (統出し電流)が変化して P を の が の 仕様を左右する。またデータ 演去に アクセスタイム が 変いた で とい で で ないとい で が 必要 以上に る で しまいで しまい 値の 許容 範囲を越えることになる。

(発明が解決しようとする課題)

以上のように従来のNANDセル型EEPROMでは、データ消去や客込みの際、メモリセルのしきい値を許容範囲に収めることが難しい、という問題があった。

本発明は、データ消去状態のメモリセルのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的と

本発明はまた、データ消去状態およびデータ書

(作用)

本発明においては、データ消去後に顧次選択 されたNANDセルの全てのメモリセルに例えば OVを印加して読出しを行う消去ベリファイ動作 を実行し、ある設定された時間内に"0"統出し かできないNANDセルが一個でもある場合に は、データ消去が不十分であると判断する。その 場合、全てのNANDセル(ブロック毎のデータ 消去を行う場合であればそのプロック内の全ての NANDセル)について再度データ消去動作を実 行する。そしてまた同じ読出し動作を実行する。 この操作を線返し行い、全てのNANDセルの統 出し時間がある値以下になったら、データ消去動 作を終了する。以上のような制御動作により、全 てのNANDセル内のメモリセルのしきい値が ある値より小さい状態(nチャネルであれば十 分に負の状態)を得ることができる。これは、 NANDセルの狭出し低流が一つのNANDセル 内に含まれるメモリセルのうちで最もしきい値の 高いもので制限されるからである。

この様にして本発明によれば、データ消去状態さらに必要ならばデータ音込み状態のメモリセルのそれぞれのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを得ることができる。

(実 旌 例)

以下、本発明の実施例を図面を参照して説明する。

第1図は一実施例におけるNANDセル型 EEPROMの構成を示している。図では、番地 選択を行うためのアドレスバッファおよび行、列

ファイ終了はいます。 データをではない ののでは できるのでは できるの でいるのでは できるの はい できるの でい が 得られるので が 得られるので できるの でい ない でん ちゅう ちゅう ちゅう ちゅう ちゅう ちゅう でん ちゅう でん ない アイ 動作を繰り返す ことに なるの

第2図(a) (b) は、メモリセルアレイの一つのNANDセル部分の平面図と等価回路図であり、第3図(a) (b) はそれぞれれ第2図(a) のAーA、およびB-B、断面図である。案子分離酸である。案子分離なりコンを扱りコンを扱りコンを扱りコンを扱いからなるとはりセルアレイが形成されている。一つのNANDセルを携成しての実施的では、一つのNANDセルを構成している。メモリセルは不必でれ、基板11にゲート絶縁限13を介して浮遊

のアドレスデコーダ毎は省略して、吉込みおよび 消去のベリファイ動作に関係する部分の構成を示 している。メモリセルアレイ2に対して、データ: 書込みおよび読出しを行うためにデータラッチ回 路5およびセンスアンブ回路1が設けられている。 これらセンスアンプ回路1,データラッチ回路5 はテータ入出力バッファ4につながる。制御ゲー ト制御回路6は、メモリセルアレイ2の制御ゲー ト線にテータ書込み、消去、統出しおよびペリフ ァイの各動作に対応して所定の制御信号を出力す るものである。 データラッチ回路ちとセンスアン プ回路2は、書込みベリファイ動作時には、列ア ドレス発生回路7から出力される列アドレスにし たがってセンス動作と再書き込みすべきデータの ラッチを行う。 データ比較回路3はやはりベリフ ァイ動作時、データラッチ回路5にラッチされた 書込みデータと、 センスアンプ回路1により読み 出されたデータの一致を列アドレスごとに比較検 出し、その結果をラッチする機能を有する。この 比較回路3の出力は出力バッファ8を介してベリ

ゲート14(14:、142、…、148) が形 成され、この上に展問絶縁膜15を介して制御ゲ ート16(16」、16』、…、16』)が形成 されて、構成されている。これらのメモリセルの ソース、ドレインであるn型拡散層19は隣接す るもの同志共用する形で、メモリセルが直列接続 されている。NANDセルのドレイン側, ソース 例には夫々、メモリセルの浮遊ゲート,制御ゲー トと同時に形成された選択ゲート14。、16。 および14、。、16、。が設けられている。素子形 成された基板上はCVD酸化源17により覆われ、 この上にピット練18が配設されている。ピット 線18はNANDセルの一端のドレイン朝拡散層 19にはコンタクトさせている。行方向に並ぶ NANDセルの制御ゲート14は共通に制御ゲー ト級 C G : , C G 2 , …, C G e として配設され ている。これら制御ゲート級はワード級となる。 選択ゲート14,、16,および14;。16;。 もそれぞれ行方向に連続的に選択ゲート線SGi. SGiとして配設されている。

第4回は、この様なNANDセルがマトリクス 配列されたメモリセルアレイの等価回路を示して いる。

第5回は、第1回の中のセンスアンプ回路1. データラッチ回路5、データ比較回路3、出力バ ッファ8の部分の具体的な構成を示している。デ ータラッチ回路5は、ラッチ信号LATCH とアドレ スaiの益理によって選ばれたアドレスのデータ がラッチ回路本体LAにラッチされる。センスアン プ回路1は、センス制御信号SENSEとアドレス a i の論理によって選ばれたアドレスのピット語 データをセンスして出力する。このセンスアンプ 回路1の出力は、データラッチ回路5の対応する データと比較回路3によって比較され、その結果 ラッチ信号LATCHV、 LATCHVによってラッチされる ことになる。次にその結果に応じてラッチ回路 本体 LAに出力する。そしてラッチ 信号 LATCHV, LATCHVを解除して次のアドレスの論理で選ばれる 、ものに備える。

第6図は、第1図における制御ゲート制御回路

と高電位Vpp端子の間には、それぞれスイッチン グMOSトランジスタを萬電位から保護するため のnチャネルMOSトランジスタQoi, Qozが設 けられている。これらのMOSトランジスタQoi, Q p z は D タイプである。 パッファ 段 M O S トラン ジスタQョ」の上下にも同様に、Dタイプ、nチャ ネルMOSトランジスタQpg, Qp4が设けられて いる。出力段にこの様にロチャネルMOSトラン ジスタとDタイプ, nチャネルMOSトランジス クを用いているのは、高電位Vppをしきい値降下 なく制御ゲート線に供給するためである。とくに MOSトランジスタQpuは、他の回路から制御 ゲート線に正電位が供給された時にpチャネル MOSトランジスタQ+2のドレイン接合が願バイ アスになるのを防止する働きをする。中間電位 供給回路22も、高電位供給回路21と同様に、 NANDゲートCa、これにより制御されるEタ イプ、 nチャネルのスイッチングMOSトランジ スクQ 82とEタイプ、 p チャネルのスイッチング MOSトランジスタQzz、出力パッファとなるタ

6の部分の具体的構成を示している。この制御回 路は、書込み時に選択ゲートに高電位Vppを与え る高電位供給回路21、同じく書込み時に非遇 択の制御ゲートに中間電位VppMを与える中間 電位供給回路 2 2 、春込みペリファイ制御信号 ¥-VER! FYにより選択的に書込みペリファイ電位 V ver を与える書込みペリファイ電位供給回路. 23、および統出し信号READ、消去信号ERASE お よび消去ペリファイ制御信号E-VERIPYにより制御 ゲート電位を設定する消去/跳出し制御回路24 により構成されている。この様な回路が各制御ゲ ート線毎に設けられる。高電位供給回路21は、 書込み信号 VRITE とアドレス a 1 の論理をとる NANDゲートで、により制御されるEタイプ。 n チャネルのスイッチングMOSトランジスタ Q z i と E タイプ。 p チャネルのスイッチング MOSトランジスタQni、および出力パッファと なるEタイプ、 pチャネルMOSトランジスタ Q,zを主体として構成されている。MOSトラン ジスタ Q z i と Q p i の 間 、 M O S トランジスタ Q p i

イブ. p チャネルMOSトランジスタQ p 4、および D タイプ, n チャネルMOSトランジスクQ p 5 ~ Q p aにより構成されている。

消去/統出し制御回路24は、統出し信号READとアドレス a1 、a1 の論理を取るNANDゲートG3、消去信号ERASEと消去ベリファイ制御信号E-VERIPYの和をとるNORゲートG6、NANDゲートG3、これらNANDゲートG7、これらNANDゲートG7、これらNANDゲートG7、これらNANDゲートG7、これらNANDゲートG7によりそれぞれ制御されるスイッチング用のEタイプ、ロチャネルMOSトランジスタQ E3、とEタイプ、ロチャネルMOSトランジスタ及 e13、ロゲート線の間に設けられた保護用のDクイプ、ロチャネルMOSトランジスタ及 e13、カ援成されている。

客込みベリファイ電位供給回路23ば、客込みベリファイ信号 N-VERIFYとアドレス a 1 の論理を取るNANDゲートG。とその出力を反転するインバータゲート 1 1 、このインバータゲート 1 1

により制御されてベリファイ電位 V vex を制御線 に供給するためのスイッチング用のEタイプ。 n チャネルΜΟSトランジスタQε4、およびこの MOSトランジスタQsiと制御ゲート線の間に設 けられた保護用のDタイプ、nチャネルMOSト ランジスタQptiにより構成されている。

第7図は、審込みベリファイ電位供給回路23 に与えられるペリファイ電位 V vax の発生回路の 構成例である。 書込みベリファイ電位 V ver は、 妻込みペリファイ信号¥-VERIFYが入ったときに電 顔電位 V ccと接地電位の間に設定された中間電位 を出力して、第6図のベリファイ電位供給回路 23によって選択された制御ゲート線に供給され るもので、この実施例では、Vccと接地電位間に 直列接続されたEタイプ、nチャネルのMOSト ランジスタQg6とQg7を主体として構成されてい る。これらのMOSトランジスタのゲートに所定 のパイアスを与えるために、抵抗R」~R,の分 圧回路が設けられている。原理的にはこれらの分 圧回路の端子Aに電源電位Vccを与えればよいが、

それでは貫通電流が流れることになる。これを防 止するためこの実施例では、Eタイプロチャネル MOSトランジスタQ Eat. Q Et. Eタイプ、p チャネルMOSトランジスタQ,6, Q,7、および インパータ1,による切替え回路を設けている。 すなわちベリファイ信号 VERIFYが "H" レベルに なると、MOSトランジスタQzsがオン、Qprが オン、Qgがオフとなり、分圧回路の端子Aには 電源電位Vccが供給される。これにより、分圧回 路の分圧比で設定されるMOSトランジスタQ E 。 Qaヵの導通状態に対応した中間電位の客込みべり ファイ電位 V viza が得られる。ベリファイ信号 Vi-YER[PYが °L ° レベルの時は、MOSトランジス タ Q z , が オ ン と な り 、 分 圧 回 路 の 端 子 A は 接 地 電位となり、ペリファイ電位Vvxxの発子はフロ ーティングとなる。この時、切替え回路では、 MOSトランジスタQ,がオフであるから、電流 は流れない。 第8図は、NANDセルの二つの選択ゲート

SG1、SG2の制御回路である。ロウ・デコー

ダの出力によって選択ゲートを選択する N A N D ゲートG11、G12およびそれらの出力端子に設け られたインパータ】1.1および【1.2を基本とする。 寄込み信号 WRITE が"H"レベルのときに2入力 NORゲートG」,およびインバーター,,によって NANDゲートGiiに ´H ゚ レベルが入り、この ときドレイン側の選択ゲートSG」が選択され、 ソース側の選択ゲートSGzは選択されない。 NORゲートG」の他方の入力端子には、消去信 号 ERASE,統出し信号READ, 書込みベリファイ信号 V-VERIFYおよび消去ベリファイ信号E-VERIFYが入 るNORゲートGi゚とインパータIi゚が設けられ ている。即ち消去信号 ERASE, 読出し信号 READ,書 込みベリファイ信号 V-YERIFY、消去ベリファイ信 号E-VERIPYのいずれかが"H゜レベルになると、 NORゲートCipに "H" レベルが入り、二つ選 択ゲートSG1、SG2が同時に選択されるよう になっている。。

ただし消去ペリファイ信号R-VERIFYは、タイマ 回路25を介してNORゲートG」。に供給される。 タイマ回路25はこの実施例では、一方の入力 に消去ベリファイ信号 B-VERIFYが直接入る 2 人力 NANDゲートG 1.5. その出力端子に設けられた インバータ!;s、消去ベリファイ信号E-VERIFYを 一定時間だけNORゲートGiょに供給するための 湿延回路DLおよびインバータ [14により構成さ れている。即ち消去ベリファイ信号E-VERIFY信号 が " H " レベルになるとNORゲートG : 4に " H " レベルが入り、選択ゲートSGi,SG2が同時 に選択される。そして、遅延回路DLで決まる時 間の後にNANDゲートG」の二つの入力が共に ·H · レベルとなり、NORゲートGiょに供給さ れていた "H"レベルは "L"レベルに復帰する。

遅延回路DLは、例えば抵抗と容量により構成 されるものでも、或いはリングオシレータの出力 をカウンタで数えてあるカウント数になったら出 力を出す回路でもよい。

第9図は、ベリファイ終了検知回路9の構成例 であり、図示のようにフリップフロップとNAN Dゲートおよびインバータにより構成される。

次にこのように構成されたEEPROMの動作を説明する。

消去されたメモリセルのしきい値が十分負になっているか否かをチェックする消去ベリファイ動作は次のように行われる。第6図の制御回路にお

再度データ消去を行い、条件を満たすまで同様の ベリファイ動作を繰り返す。

データ書込みは、1ワード分のデータがデータ ラッチ回路5にラッチされ、そのデータによって ビット線電位が制御されて"0"または"1"が 巻き込まれる。この時選択された制御ゲート線に 高電位Vpp、それよりピット線側にある非選択制 御ゲート線に中間電位 V ppN が印加される。第6 図の制御回路では書込み信号WRITEが入力される。 即ち書込み信号 VRITE とアドレスai, al の論 理によって、高電位供給回路21または中間電位 供給回路22がオンとなって選択された制御ゲー ト線にVpp、非選択の制御ゲート級にVppMが印 加される。ピット線 B L には、デーク "1" 省込 みの時は OV、"O" 春込みの時は中間電位が与 えられる。このデータ書込みのパイアス条件を保 持する時間は、従来の者込み法に比べて十分に短 いもの、例えば従来の1/100程度、具体的に は 1.0 μ sec 程度とする。"1° が書かれたメモ リセルではしきい値が正方向にシブトし、"О"

いて、消去/読出し制御回路24に消去ベリファ ィ信号E-ERASE が入り、スイッチングMOSトラ ンジスタQェがオンになって、アドレスとは無関 係に選択されたNANDセル内の全てのメモリセ ルの制御ゲートがOVに設定される。選択ゲート SG」、SG」も同時に、第8図の制御回路に消 去ペリファイ信号E-ERASE が入ることにより選択 され、例えば5Vに設定される。ピット線には例 えば1.5∨が与えられ、ソース額は0∨とされ る。このとき、選択ゲートSG」、SG2が5V になっている時間は、消去したメモリセルのしき い値がある程度負になっていたらデータ ゜〇゜が 読み出せる時間に設定される。これは第8図の足 延回路DLを持つタイマ回路25によって設定さ れる。例えば、制御ゲートが全てOVでピット線 が1、5Vのときメモリセルが10×A流せる時 の読みだし時間が200nsec であった時のしき い値より低くしようとすると、この統出し時間を 150 n sec に設定する。そしてこの設定された 時間にデータ "0" が読み出されない場合には、

が書かれたメモリセルではしきい値は負に止まる。 次に書込みベリファイ動作に入る。この実施例 においては、データ"1"が書かれたメモリセル のしきい値が所望の値に進しているか否かがチェ ックされる。この所望のしきい値はメモリセルの データ保持特性を考慮して決められるもので、例 えば2、5V程度である。この様なベリファイ動 作が書込みが行われた1ワード線のメモリセルに ついて行われる。第10四はその書き込みベリフ ァイ動作のタイミング図である。まずセンス信号 SENSE が "H" レベルになり、センスアンプ回路 2 がイネーブルとなる。この時列アドレス発生回 路7により列アドレスaiが入力され、データ出 力線にデータが出力されて、データラッチ回路 5 のテータがラッチ出力線に出力される。この書込 みべりファイ動作のサイクルでは、第6図の制御 回路にベリファイ信号V-VERIFYと統出し信号READ が同時に入る。これらとアドレス a 」、 a 」との 論理によって、選択された制御ゲート線には、ベ

リファイ制御回路 2 3 によって、 V ccと接地電位

の中間に役定された春込みペリファイ電位Vvzx = 2. 5 V が供給される。それ以外の制御ゲート 終には、消去/統出し制御回路 2 4 の N A N D ゲ ートG,の出力が"L"レベルとなって制御ゲー ト線にVccが供給される。この時第8図の制御回 路により同時に選択される選択ゲート線SG:。 SG₂ は共にVccに設定され、ピット線BLには 1.5Vが与えられ、ソース線は0Vとされる。 これにより、選択されたメモリセルが"1" 書 込みがなされたものであって、そのしきい彼が 2.5Vを越えていれば、選択されたメモリセル は非導通となり、テータ"1"が読み出される。 *1 * 賽込みがなされたがしきい値が2.5Vに 違していない場合には、選択されたメモリセルは 導通するから、データ"0"として読み出される。 そして、者込みデータとベリファイ動作により読 み出されたデータとは、データ比較回路3によっ て比較されて、ラッチ信号LATCHYが"L"レベル が"H"レベルになることにより、比較結果がラ ッチされる。すなわち読み出されたデータが"1" 表一:

データラッチ回路のデータ	1	1	0	0
センスアンプ回路出力	1	0	1	0
データ比較回路出力	0	1	0	0

データ比較回路3の出力に "1" が現れた場合には、ベリファイ終了検知回路9はベリファイ終

了信号を出さないようにする。すなわち第9図に おいて、者込みベリファイ信号 V-VERIPYによりフ リップフロップが初期化された後、データ比較回 路3の出力に"1"が現れると、フリップフロッ プの出力は"0"にセットされる。データ比較が 終了するまではデータ比較信号が『〇°、したが ってベリファイ終了信号は ゜0゜ 出力であり、ベ リファイが終了していない事を示す。全ピット線 のデータ比較が終了すると、データ比較終了信号 が、1、になるが、ペリファイが終了しないと信 号 Dour Vが 'H' レベルになる事によって、デ ータ比較回路3のテータが再度データバッファ8 を介し、データ入力線を介して新しいデータとし てデータラッチ回路5にラッチされる。上の表か ら明らかなように、書込みが不十分であったアド レスについてのみ "1" データが再度ラッチされ、 これよって再度 1 データ書込み動作が繰り返 される。そして再度ベリファイ動作を行い、"1" 書込み不十分のメモリセルがなくなると、データ 比較回路3に1個も"1"が現れなくなり、フリ

ップフロップは *0 *にセットされたままになって、データ比較終了信号が *1 *になったときに、ベリファイ終了検知回路9が終了信号 *1 *を出力して、データ者込み動作終了となる。

以上の各動作モードでの各部の電位関係をまと めて、表 - 2 に示す。ここでは春込みおよび奮込 みペリファイ時制御ゲート線 C G 2 が選ばれた場 合について示している。

	消去	消去 ベリファイ	害込み 1 1	療込み *0**	書込み ベリファイ
ピット線	-	1.5Y	101	ΟV	1.5 Y
SGi	OY	5 Y	101	104	5 ¥
CG,	0 ¥	0 V	107	107	5 ¥
CG ₂	OV	0 7	20Y	207	2.5V
CG,	OV	0 ¥	107	107	5 ¥
C G ₄	οv	0 7	100	107	5 ₹
CG,	Ο¥	0 v	107	107	5 ¥
CG.	O¥	0 7	107	107	5 Y
CG,	οv	0 V	107	107	. 5 V
CG.	οv	0 Y	10Y	10Å	5 Y
SG ₂	OV	5₹	OV	104	5 Y
ソース線	_	0 7	OV	ΟV	0 V
基板	20 Y	οv	0 7	OV	0 7

なお実施のでは、書きといいは評価を2.5Vとしたがは評価を2.5Vとしたないはは分布を関係である。1回の書との書話につ分音がははいいである。1回の書とは、A、のはは、A、のはは、A、のはは、A、のはは、A、のはは、A、のはは、A、のはは、A、のはは、A、ののものに、A、のは、A、ののものに、A、のは、A、ののものに、A、ののものに、A、ののは、A、のののは、A、のののは、A、のののは、A、のののは、A、のののは、A、のののは、A、のののは、A、ののは、A、のののは、A、のののは、A、ののは、A、のののは、A、のののは、A、のののは、A、のののは、A、のののは、A、のののは、A、のののは、A、のの

その他本発明は、その趣旨を逸脱しない範囲で 種々変形して実施することができる。

[発明の効果]

以上述べたように本発明によれば、消去ペリファイ制御またはこれと共に書込みベリファイ制御

データ読出し動作は、従来と同様である。

以上のようにこの実施例によれば、データ消去のペリファイ動作を実行することより、消去状態のメモリセルのしきい値電圧をある値より小さく設定することができる。これにより、"0"統出し時の速度が遅くならないようにすることができ、また"1"書込み後のしきい値が大きくなり過ぎるのが防止される。

を行うことにより、メモリセルのしきい値を最適 状態に設定して信頼性向上を図ったNANDセル 型のEEPROMを提供することができる。

第1図は本発明の一実施例のEEPROMの構成を示す図、

4. 図面の簡単な説明

第2図(a) (b) はそのメモリセルアレイの一つのNANDセルの平面図と等価回路図、

第3図(a) (b) はそれぞれ第2図(a) の A ー A′および B ー B′断面図、

第4図はメモリセルアレイの等価回路図、

・第5 図および第6 図は第1 図の要部構成を具体 かに示す図。

第7図は客込みベリファイ電位発生回路を示す 図、


第8図は選択ゲート制御回路を示す図、

第 9 図 は ベ リ フ ァ イ 終 了 検 知 回 路 の 構 成 例 を 示 ま 図


第10図は春込みペリファイ動作を説明するためのタイミング図である。

1 … センスアンプ回路、 2 … メモリセルアレイ、3 … データ比較回路、 4 … 入出力バッファ、 5 … デークラッチ回路、 6 … 制御ゲート制御回路、 7 … 列アドレス発生回路、 8 … ベリファイ 終了検知回路、 2 1 … 高電位供給回路、 2 2 … 中間電位供給回路、 2 3 … 普込みベリファイ電位供給回路、 2 4 … 消去/洗出し制御回路、 2 5 … タイマ。


出版人代理人 弁理士 羚江武彦





第 2 図





第 1 図



















第 8 図



第 9 5



第1頁の続き 動Int. Ci. ⁵ 識別記号 庁内整理番号 H 01 L 27/10 4 8 1 8624-4M 29/788 29/792

⑩発明者百扇正樹神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合研究所内
研究所内

@発 明 者 舛 岡 富 士 雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内